

称号及び氏名 博士（工学） 藤井 英治

学位授与の日付 令和 2 年 3 月 31 日

論文名 「機能性薄膜による集積化デバイスに関する研究」

論文審査委員 主査 平井 義彦

副査 藤村 紀文

副査 戸川 欣彦

副査 笹子 勝

論文要旨

センサーデバイスを駆使して大量のデータを収集する Internet of Things (IoT)時代の到来とともに、得られたビックデータを AI(Artificial Intelligence) 技術により理解・意味づけすることで、顧客にとって便利かつ安全・安心な情報提供を行うデータドリブンサービスへの対応が可能な集積化 IoT デバイス技術が求められている。このような IoT デバイスには、カメラ、スマートフォンや IC(Integrated Circuit)カードなどのビックデータ取得デバイス、ビックデータを AI 技術により意味づけと理解・判断する知能演算デバイス、それに基づき動作・アクチベーションする駆動デバイスが必要となる。

このような IoT デバイスの高性能化は、シリコン基板に作りこんだ MOS(Metal Oxide Semiconductor)トランジスタを、微細化により高速化・低消費電力化・高集積化するスケーリング則に支えられている(第 1 の流れ: More Moore)。しかし、ビックデータ取得デバイスである撮像素子の高性能化を、既存の CMOS(Complementary Metal-Oxide-Semiconductor)トランジスタやシリコン系の薄膜材料だけで実現することは難しい。たとえば、周辺駆動回路や画素の読み出しトランジスタの微細化により、強いスポット光や逆光などによりあふれ出た光生成電荷は、シリコン基板を通して読み出しトランジスタに漏れ出し、撮像データの雑音となる。一方、トランジスタをシリコン基板表面に作りこむ Bulk トランジスタ(Bulk-Tr)に代わり、機能性薄膜の 1 つである SOI(Silicon on Insulator)薄膜構造を用いて絶縁性薄膜上にトランジスタを作りこむことにより、各デバイス間の漏れ電流を光生成電荷などから完全に分離することができる。このように、Bulk-Tr で構成された集積回路に代わり、機能性薄膜で構成された SOI-Tr などをモノリシックに CMOS デバイスへの集積化により(第 2 の流れ: More than Moore)、従来の CMOS 微細化だけでは成しえなかった性能を実現することで(Beyond CMOS)、課題解決をはかる取り組みは、More Moore とともに IoT デバイスでは極めて重要な取り組みである。

本論文では IoT デバイスに対し、機能性薄膜をモノリシックに集積化する More than Moore の取り組みを中心に、薄膜形成からモノリシック集積化デバイスに至る課題と得られる Beyond

CMOS 性能を明らかにし、学術的な考察に加えて応用的な見地より集積化 IoT デバイスについて将来像を示すことを目的としており、以下の 8 章にまとめた。

第 1 章では、本研究の背景、目的及び内容について概略を示し、本論文の構成について述べた。

第 2 章では、シリコン基板に部分的に形成したシリコン酸化膜上及び石英基板上へのレーザ再結晶化法により、モノリシックに再結晶化 SOI 薄膜を作製する方法について述べている。シリコン酸化膜上にモノリシックに再結晶化 SOI 薄膜を作製するため、線状レーザ光を用いたラテラルシーディング法を開発した。線状レーザの走査方向により、固液界面に形成される{111}ファセットの平面・断面形状を制御できることを見出し、粒界のない単結晶の再結晶化 SOI 薄膜をモノリシックに作製することに成功した。石英基板上にモノリシックに再結晶化 SOI 薄膜を作製する場合、堆積したポリシリコン薄膜の再結晶化領域の島を連結させる連結島構造とした後に再結晶化することで、ポイドやヒロックを抑制し、石英基板上に粒界の位置が制御されたモノリシックな再結晶化 SOI 薄膜を作製することに成功した。

第 3 章では、Bulk-Tr と同等の特性を持つ SOI-Tr とを、モノリシック集積化する撮像素子形成プロセス技術と素子特性について述べている。読み出しトランジスタを SOI-Tr で形成し、駆動回路を Bulk-Tr で形成した SOI 構造撮像素子を提案した。これにより、光生成電荷の漏れ出しを従来構造より 1/8000 に抑制できた。その結果、従来の撮像素子では実現できなかったスミア雑音の抑制を実証した。

第 4 章では、高精細の小型 LCD(Liquid Crystal Display)を実現するために、石英基板上で水平駆動回路領域のみをレーザ再結晶化 SOI-TFT(Thin Film transistor)で形成し、画素と垂直駆動回路領域を PolySi(Polysilicon)-TFT で形成したモノリシック集積構造の駆動回路内蔵小型 LCD について述べた。連結島構造を用いて形成したレーザ再結晶化 SOI-TFT の電界効果移動度は、PolySi-TFT の 10 倍以上であり、実際に作製した CMOS 構成の水平駆動回路は、10MHz の高速周波数でも動作することを確認した。

第 5 章では、既存の不揮発性メモリ混載 LSI(Large Scale Integration)では実現不可能な高速・低電圧書込みを可能とするため、分極反転でメモリの書込み・読出しを行う強誘電体薄膜キャパシタを機能集積した。FeRAM(Ferroelectric Random Access memory)に着目し、SBT($\text{SrBi}_2\text{Ta}_2\text{O}_9$)系の強誘電体薄膜を集積化した FeRAM 混載 LSI について、材料開発からデバイス化まで一貫した研究開発について述べた。材料開発に関しては、ビスマス系層状結晶である SBT($\text{SrBi}_2\text{Ta}_2\text{O}_9$)に対し、分極スイッチングに必要な抗電界を維持して残留分極量の最大化をはかるため、SBT と $\text{Bi}_2(\text{Ta}_x\text{Nb}_{1-x})\text{O}_6$ とを複合化させた複合層状超格子結晶 SBTN を開発することで、既存の不揮発性メモリでは実現できない 2V 以下の書込み電圧で 100ns レベルの書込み速度を実証した。デバイス化に関しては、FeRAM 混載 LSI の信頼性劣化要因が、集積化で発生する水素による強誘電体薄膜の還元であることを見出し、強誘電体キャパシタを水素バリア膜で完全に被覆する水素バリア完全被覆構造を提案した。これにより、180nm CMOS プロセスを用いた FeRAM 混載 LSI を世界で初めて実用化した。また、FeRAM 高集積化に対し、SBT 系材料の分極ドメインに結晶面方位に依存する微細化限界が存在することを見出した。

第 6 章では、FeRAM の微細化限界を超え、大容量メモリ混載に適したメモリとして、タンタル酸化薄膜を抵抗変化膜として機能集積した ReRAM(Resistive Random Access Memory)の微細化について述べた。ReRAM の動作が、抵抗内に形成するフィラメント内の酸素欠陥濃度により決まることを見出し、高い信頼性と高速動作とを両立するセル構造開発とその高集積化についての研究を行った結果、最少加工寸法が 28nm にまで集積化可能な ReRAM セルが可能であることを検証した。さらに、ReRAM のアナログ的な抵抗変化を脳のシナプシスの動きとしてアレイ化したニューロモルフィックデバイス：RAND(Resistive Analog Neuromorphic Device)を提案し、最先端のメモリセントリックなプロセッサと比較して圧倒的な低消費電力化が可能であることを示すとともに、エッジ AI としての応用可能性を見出した。

第 7 章では、IoT デバイスの質的進展にともない Internet of Everything (IoE)時代へと進化するなかで、機能性薄膜集積化デバイスの今後の展望について述べた。セキュリティ性の重要度が高ま

ることを予見し、ReRAM 動作の基本原理であるランダムな欠陥を利用して、複製不可能・固有の ID などの強固なセキュリティ機能を有する PUF(Physical Unclonable Function)技術や、撮像素子に APD(Avalanche Photodiode)を機能集積することにより、暗闇でも 250m 遠方を認識できる新たなセンシング技術の可能性について考察した。一方、あらゆる形態に装着可能な入力デバイスについては、有機半導体機能性薄膜を PET(polyethylene terephthalate)フィルム上に印刷するフレキシブル型の More than Moore の機能集積型で進化すると考え、機能集積可能な高移動度の有機半導体材料の探索を理論計算により試みた。さらに、AI エッジデバイスに関しては、最先端 CMOS プロセッサを複数使うメモリセントリックから RAND などのイベントドリブンのシナプシスセントリックと変化していく方向性、即ち Beyond CMOS に加えて、More Moore 最先端性能と Beyond CMOS 最先端性能とを掛け合わせた、言い換えれば第 1 の流れと第 2 の流れの最先端性能とを融合させた第 3 の流れの 3 次元実装デバイスの方向性も予見した。

第 8 章では、本研究で得られた研究成果を総括した。

本研究で得られた結果は、IoT デバイスに対して機能性薄膜を集積化することにより、微細化だけでは実現できない低消費電力性、高速性などの性能を実現するもので、IoT デバイスの進化の方向性を示すものである。さらに、IoE 時代をむかえるにあたり、潜在的に予見される課題に対して、あらゆる「ヒト」、「モノ」に装着可能なフレキシブル技術、新たなセンシング技術や AI エッジデバイス技術、さらにはセキュアデバイス技術など解決方法を示しており、これらの成果は将来の IoE 時代のデータドリブンサービス進化に寄与すると考えられる。

審査結果の要旨

本研究は、機能性薄膜が集積化された Internet of Things:IoT デバイスに関するもので、機能性薄膜の CMOS:Complementary Metal-Oxide-Semiconductor への集積化で微細化だけでは得られない性能を明らかにするとともに、Internet of Everything:IoE 時代への進化をとらえ、学術的・応用的見地からその将来像を明らかにする研究を行ったもので、以下の成果を得ている。

- 1) 線状レーザー光を用いた再結晶化で、シリコン基板につくりこまれたシリコン酸化膜上および石英基板上へモノリシックに結晶性の優れた再結晶化 SOI:Silicon on Insulator:薄膜の作製を示した。
- 2) 読み出しトランジスタのみを SOI トランジスタで形成した SOI 構造撮像素子を考案し、従来の撮像素子では実現できなかったスミア雑音の 1/8000 の抑制を実証した。
- 3) 水平駆動回路領域のみをレーザー再結晶化 SOI 薄膜トランジスタで形成した小型液晶ディスプレイを考案し、CMOS 構成の水平駆動回路は 10MHz の高速周波数でも動作することを検証した。
- 4) 既存の不揮発性メモリ混載 CMOS では不可能な高速・低電圧書込み性能を持ち、高信頼性能の 180nm FeRAM:Ferroelectric Random Access Memory 混載 CMOS を材料開発から集積化開発まで一貫して行い、世界で初めて実用化するとともに、その微細化限界を見出した。
- 5) さらなる微細化を狙い、ReRAM:Resistive Random Access memory について、高集積化・高信頼性セル構造についての研究を行った結果、28nm にまで集積化可能であることを検証するとともに、超低消費電力の AI チップ実現の可能性を明示した。
- 6) IoE デバイスの進化として、セキュリティ性の重要性をとらえた暗号技術、センシング高度化を可能とする技術、フレキシブルデバイスに適用可能な有機半導体材料の計算による探索、さらに異種デバイ

ス 3次元実装による超小型・超低消費電力ワンチップ化などの将来の方向性を示した。

以上の成果は、今後の機能性薄膜集積化デバイス分野の発展に学術的・産業的に大きく貢献するものと認められ、申請者が自立した研究活動を行うことに必要な能力と学識を有することを証したものである。